串擾是指一個信號無意中受到另一個信號的影響。電場和磁場之間複雜的相互作用導致沒有物理接觸(但也許是“物理”接觸)?)影響導線的能力。串擾有兩種不同的模式。Double-sided PCB這些模式包括接觸式和非接觸式。為了降低串擾的影響，有必要首先診斷串擾的原因:
直接: 也稱為“導電串擾”，兩個導體在接觸時可以通過它們之間的整個頻率范圍，包括直流偏移(也稱為零頻率響應)。任何直流信號然後通過未經檢查，並由此產生的信號經曆一些偏移在電路的輸入或輸出。
間接:信號僅通過電場或磁場耦合，導致電容或電感耦合。容性耦合(或稱交流耦合)可以消除信號中的DC偏置，防止出現與電壓不匹配相關的問題。同時，電感耦合是變壓器和其他機電設備的核心。然而，當它無意中出現時，可能會對性能產生負面影響。
DFM進程防止耦合
任何導體相交的地方，都不需要在教學設計或制造技術層面可以采取有效糾正措施。例如，不良的焊料應用/去除和後期企業生產發展過程，如導致枝晶生長和自發晶須的電遷移，可能會造成短路。由於我們這些問題缺陷是次要過程，設計方法只能作為預測結果產生導電串擾的條件，並試圖研究通過提高電池老化和環境分析測試來最小化其影響，以指導學生未來的修訂(如有必要)。
由於制造過程中的錯誤或粗心，由於規則檢查，導電耦合不太可能發生，但電容和電感耦合可能更嚴重。由於場強隨距離的增大而迅速減小，解決間接耦合問題的最佳方法是在平面內或不同平面上分別移動軌跡。一個特別強的信號可以進一步隔離淹沒地面以上的信號層，以改善信號對地耦合。
一般相聲的注意事項及解決方法
距離走線是一種很好的做法，但由於空間限制，在HDI設計中很難實現。相反，設計師可以通過列出一些布局中常見的麻煩部分來對抗串擾：
混合信號設計: 混合信號設計的基石是模擬信號和數字信號的分離，以及地面平面的分離，以防止背景噪聲從高頻數字信號。然而，設計師可以更進一步。模擬信號按頻率大致分組，以防止攻擊線以較低的頻率耦合到受害線。CMOS
器件的價值在於它們的功率效率和高的邊緣率，這也影響了周圍的信號。在 CMOS 元件周圍提供足夠的間距，特別是模擬信號。
時序分析問題：時鍾線，即使是一個數字的，也是企業噪聲易感性的候選者。當信號的真實周期性經濟出現一些偏差(也稱為抖動)時，可以檢測到這一點。確保數據驅動系統程序設計使用進行統一的時鍾頻率。單個封裝中的多個時鍾將顯著水平降低信噪比(SNR)。
嵌入式信號層: 對於四層複合，最常見的安排是將信號路由在頂部和底部，接地在兩個，供電在三個。然而，高頻設計可能需要利用反轉: 信號在內層相對於外層的平面有額外的屏蔽。這一步降低了串擾的總體機會和強度(如果遵循良好的布局實踐的話)
，但是也有一些缺點。由於信號路由的可及性和可見性，電路板的原型設計變得更具挑戰性，而解耦是有限的，故障排除變得更加困難。
精選文章:
